Deutlich wie kaum ein anderer Supercomputer zuvor hat der so genannte K, die neue Nummer eins der Top500-Liste seine Konkurrenz distanziert. Bei der diesjährigen International Supercomputing Conference (ISC) in Hamburg wurde das mit gemischten Gefühlen aufgenommen.

Der K war das dominierende Thema während der ISC – schon alleine deshalb, weil Fujitsu mit der Installation am japanischen RIKEN Advanced Institute for Computational Science (AICS) eine satte Überraschung gelungen war. Noch Mitte Juni hatte eine Pressemitteilung des Herstellers nahegelegt, dass der Großrechner nicht vor 2012 einsatzbereit sein werde. Kaum ein Supercomputing-Experte hatte die neue Nummer eins deshalb zum jetzigen Zeitpunkt auf der Rechnung, und schon gar nicht die erzielte Spitzenleistung von mehr als acht PFLOPS im Linpack-Test. Die rund 2,5 PFLOPS des nun auf den zweiten Platz abgerutschten Tianhe-1A muten im Vergleich dazu geradezu mager an. Bei aller Bewunderung über den gewaltigen technischen Fortschritt mischte sich in die Gesprächen mit Ausstellern und Messebesuchern aber immer wieder auch deutliche Ernüchterung.

Denn der K hat nun wirklich so gar nichts mehr gemein mit den Clustern der HPC-Jedermanns, jenseits der Top500, ja sogar jenseits der Top 10. Vom Hauptprozessor auf Sparc-Basis über den Interconnect bis hin zu Kühlung und Racks setzt Fujitsu auf eigens entwickelte Komponenten. Sogar das parallele Dateisystem FEFS ist eine selbst angepasste und erweiterte Version des Lustre-Codes. So viel Eigenarbeit nötigt Respekt ab, erschwert aber auch den Technologietransfer: Wer kommerzielle Software einsetzt, ist in aller Regel ohnehin auf Prozessoren mit x86-Architektur oder Standard-Interconnects wie InfiniBand festgelegt. Der Rest wird zumindest die Aufwände für Portierungen und neue Optimierungen scheuen. So bleibt fraglich, wie viel K-Technologie letztendlich in der breiten Masse der HPC-Nutzer ankommen wird, und so erklärt sich auch die deutlich spürbare Distanz des ISC-Publikums zum neuen Aushängeschild des Supercomputings.

Immerhin widerlegt der K eindrucksvoll die These, dass Spitzenleistungen im HPC nur noch mit Co-Prozessor-Doping zu erzielen seien: Das japanische Design erzielt seine acht PFLOPS ganz ohne Rückgriff auf GPUs, FPGA oder ähnliche Stimulanzien, ganz entgegen dem Trend der zurückliegenden Monate. Große Performanceschübe bei akzeptabler Energieeffizienz sind auch mit Allround-Prozessoren machbar, so lautet die Botschaft. Das wird auch Intel gefallen. Mit der bei der ISC im Entwicklerboard Knights Ferry demonstrierten Many-Integrated-Core-Architektur (MIC, auch bekannt unter Namen des Vorgängerprojekts Larrabee) verfolgt man dort eine ähnliche Stoßrichtung. Im Gegensatz etwa zu GPUs verarbeiten die Co-Prozessoren der MIC-Boards den gewohnten x86-Instruktionssatz, und auch Intel beteuert mit Hinweis auf den Atom, dass ein komplexer Instruktionssatz nicht zwangsläufig schlechtere Energieeffizienz bedeute. Für HPC-Anwender rücken spürbare Leistungssteigerungen ohne großen Entwicklungsaufwand dadurch doch in greifbare Nähe. Wer jedoch gehofft hatte, Intel werde zur ISC endlich ein fertiges Produkt einführen, wurde enttäuscht: Das seit langem angekündigte Knights Corner wird den HPC-Markt wohl nicht vor 2012 erreichen.